#vhdl #explicit #ghdl #makefile
Вопрос:
Как я могу добавить параметры fexplicit и synopsys в существующий файл Makefile, чтобы устранить ошибки с операторами и преобразованием?
MODELSRCS = top.vhd
TESTBENCH = top_tb
all: analyze testbench run
analyze:
ghdl -a $(MODELSRCS)
testbench:
ghdl -a $(TESTBENCH).vhd
ghdl -e $(TESTBENCH)
run:
ghdl -r $(TESTBENCH) --vcd=top.vcd
clean:
rm *.cf *.vcd
simulate:
gtkwave top.vcd
Комментарии:
1. Для любого исходного файла VHDL с предложением use, требующим пакета Synopsys IEEE, команды analyse (-a) и development (-e) должны иметь соответствующие флаги synopsys в качестве параметров (после команды, перед любыми именами файлов или целевыми). Команда analyze должна иметь параметры -fsynopsys и -fexplicit (требуется для пакета std_logic_arith). В командной строке должен быть флаг-fsynopsys.