#u-boot #riscv
#u-boot #riscv
Вопрос:
Мы рассмотрели поддержку u-boot с www.denx.de веб-страница, но мы не смогли найти поддержку для RISC-V. Итак, где мы можем найти поддержку u-boot для чипа RISC-V.
«www.lowrisc.org » на веб-странице указано, что RISC-V должен использовать BBL (загрузчик Berkeley) для загрузки ядра Linux. Нам неясен процесс разработки загрузочного образа на основе BBL, поскольку для этого требовалась разработка образа загрузчика FSBL (first stage bootloader), а FSBL связан с Vivado SDK.
Примечание: загрузчик, который мы ищем, не предназначен для моделирования
Комментарии:
1. Запрос руководств / документации ЯВНО не по теме.
Ответ №1:
В списке рассылки от 14 февраля 2017 года есть сообщение об u-boot для risc-v: https://groups.google.com/a/groups.riscv.org/forum /#!тема/sw-dev/j63wzz2ylY8
Порт U-Boot на 32-разрядной версии RISC-V доступен на github.
https://github.com/Microsemi-SoC-IP/RISC-V_U-Boot
Этот репозиторий содержит порт U-Boot от Microsemi для ядра RISC-V на устройствах Smartfusion2 M2Sxxx. Для RISC-V U-Boot и проектирования FPGA, доступного на RISCV-on-Microsemi-FPGA, используется комплект для разработки Smartfusion2 M2S150 FPGA Advance.
Сайт этого проекта https://github.com/Microsemi-SoC-IP/RISC-V_U-Boot
Репозиторий разработки для RISC-V U-Boot на ПЛИС Microsemi
Этот репозиторий содержит U-Boot, созданный Microsemi для ядра RISC-V на устройствах Smartfusion2 M2Sxxx. Для RISC-V U-Boot и проектирования FPGA, доступного на RISCV-on-Microsemi-FPGA, используется комплект для разработки Smartfusion2 M2S150 FPGA Advance.
PS: FSBL специфичен для SoC Xilinx «Zynq»; но сам BBL должен быть независимым от поставщика FPGA. Проверьте также отвязанный lowRISC: http://www.lowrisc.org/blog/2015/12/untethered-lowrisc-release/http://www.lowrisc.org/docs/untether-v0.2 /. На второй странице есть http://www.lowrisc.org/docs/untether-v0.2/bootload / о процессе загрузки и BBL просто должны быть скопированы в ОЗУ risc-v «загрузчиком первой ступени» ( $TOP/fpga/board/$FPGA_BOARD/examples/boot.c ) в случае отвязки (это не FSBL Zynq); затем risc-v «загрузчик первой ступени» выполнит softreset для перезапуска процессора из BBL, который загрузитсяядро Linux.