Блог

Обычно я использую вызов foreach в makefile. Несмотря на это, я хотел попробовать разные подходы. Для этого я создал приведенный ниже код.

Я использую GNU Make 3.81. Я заменил eval на info, чтобы понять, что происходит. Я не могу избежать как вызова, так и расширения eval, чтобы сохранить $file

Я имею в виду, когда я открываю файл, я получаю: «для файла в *.v; выполнить echo ; echo; готово; > trial.sh;»

 define create_area
$(1): $(2)
    mkdir -p $$(@D); 
    cp -nLr -v $(2)/* $$(@D); 
    cd $$(@D); 
    for file in *.v; do echo $$(file); 
    done; 
    " > trial.sh;

$(foreach a,$(A1) $(A2),
$(foreach b,$(B1),
$(eval $(call create_area,$(a),$(b)))))
  

Заранее благодарю,

Вы почти на месте.

Если вы запускаете цикл в командной строке, вы должны предварять имя переменной символом ‘$’, чтобы оно было расширено.

Если вы помещаете эту команду в рецепт makefile, чтобы предотвратить слишком быстрое расширение имени переменной Make (когда переменной еще не присвоено значение), вы должны предшествовать («escape») этому ‘$’ другим ‘$’.

Если вы поместите этот рецепт в определение, которое вы будете расширять с помощью call , вы должны удвоить каждый из них:

 for file in *.v; do echo $$$$file; done