Как устранить design.sv:1 : синтаксическая ошибка на игровой площадке EDA для глупой функции, взятой из цифрового дизайна и компьютерной архитектуры?
#system-verilog #test-bench Вопрос: Для понимания SystemVerilog я писал коды по Цифровому Дизайну и Компьютерной Архитектуре. Итак, я написал первый пример и тестовый стенд в книге. Дизайн module sillyfunction(input logic a,b,c,…