В VHDL как лучше всего дождаться переднего края часов на испытательном стенде

#vhdl Вопрос: При написании тестовых стендов есть ли какие-либо проблемы с написанием wait for 1 ns ; wait until rising_edge( clock ) ; каждый раз, когда я хочу дождаться следующего…