Как удалить защелки в коде 1-битного ALU?

#verilog Вопрос: Я пытаюсь создать 32-разрядный ALU в Verilog. Я реализовал 1-битный ALU в самом начале. ALU должен иметь только 4 функции, не все из них: добавить, добавить, и, или.…