подключение проводных входов к внутреннему регистру

#verilog Вопрос: Вот мой модуль module shift( input clk, input rstn, input load, input dir, input [7:0] LD, output cout ); reg [7:0] mem; assign cout = dir?mem[0]:mem[7] ; always…