Почему модули не соединены друг с другом?

#verilog #active-hdl Вопрос: Я должен выполнить кодирование Verilog в Active HDL 12, но я не знаю, почему три модуля не соединяются друг с другом в верхнем модуле. шкала времени верхнего…