Реализация 2n-разрядного компаратора с использованием каскадных 2-разрядных компараторов

#logic #verilog #digital-logic #Логические #verilog #цифровая логика Вопрос: Пока у меня есть этот код для 2-разрядного компаратора. module twobitcomparator(xgtyin,xety,xltyin,x1,x0,y1,y0,xgty,xety,xlty); //I/O output xgty, xety, xlty; //xgty - x>y, xlty - x<y,…