синтаксическая ошибка компилятора verilog неожиданный конец

#verilog #verilog Вопрос: Я пишу тестовый стенд для модуля AND, но он выдает следующую ошибку near "end": syntax error, unexpected end. вот мой код: module TestAND(); reg A; reg B;…