массив, объявленный как выходной reg, с сигналами, сохраненными в нескольких триггерах, не может сосуществовать, если один и тот же массив удален в другой режим
#verilog #hdl Вопрос: у меня есть этот arary(dout), который передается в модуль, где есть 8-битные синхронные триггеры, все работает нормально, но когда я передаю dout в другой модуль(b_mux_write) в качестве…